

1.

华为“韬定律”核心内涵

核心定义：华为将传统 RC 电路的时间常数 τ 概念扩展为系统性时间常数，覆盖器件、电路、芯片、模组、电路板、机架、超级节点、数据中心全层级，核心是用系统性工程思维解决性能提升问题，而非单一依赖先进制程迭代。

提出背景：国内缺乏 EUV 光刻机，无法通过持续微缩先进制程追赶海外企业，因此需要多路径并行突破算力、性能瓶颈。

2.

云端 AI 大芯片发展路径

海外发展逻辑：通过持续迭代先进制程（从 7nm→4nm→3nm→1.xnm）提升单颗芯片晶体管密度，配合先进封装实现算力、带宽提升，进而支撑大模型迭代，形成“先进制程-先进封装-大模型”正向循环。

国内适配路径

硬件层面：走 chiplet（芯粒）+先进封装路线，将大芯片拆分为小芯粒拼接，牺牲部分性能换取良率提升、成本下降；目前华为先进封装仍有潜力，2026 年将落地 CoWoS-L 技术，芯片面积可从当前 500 平方毫米级逐步向 800 平方毫米级提升。

软件层面：适配中国特色大模型，如 DeepSeek-V3 改良并行机制，大幅降低对先进制程、先进封装的要求，形成国产硬件与国产模型的适配循环。

3.

终端手机芯片发展瓶颈与突破方向

现有瓶颈

制程端：国内仅能用 DUV 光刻机，最高可实现 5nm 工艺，已达现有技术极限，无法像苹果一样推进到 1.8nm 工艺，双方晶体管密度差距已达 1-2 倍。

面积端：手机芯片面积上限约 130 平方毫米，华为 2025 年发布的麒麟 9030 已经达到该上限，无法再通过扩大面积提升晶体管数量，若不升级技术将导致后续产品性能停滞。

突破方向：3D IC 堆叠技术

技术逻辑：不再追求平面制程微缩和面积扩大，通过纵向堆叠晶体管提升密度，相当于“在固定面积的宅基地上盖多层楼”，2026 年华为将推出搭载 3D IC 技术的麒麟 9040 芯片。

性能提升：2025 年华为麒麟芯片晶体管密度为 1.55 亿个/平方毫米，2026 年将提升至 2.38 亿个/平方毫米，同比提升超 50%，性能大幅提升后将支撑华为手机销量爆发。

4.

3D IC 产业链受益环节

晶圆厂

需求逻辑：3D 堆叠需要更多晶圆产能，原来 1 亿颗 100 平方毫米的芯片，堆叠后需要对应 2 亿颗同面积晶圆，带来“晶圆通胀”逻辑，且无需突破 EUV 限制，仅需持续迭代 DUV 下的 N+3、N+5 等工艺即可。

受益格局：旗舰麒麟 90 系列芯片由头部晶圆厂（村龙）生产，中低端麒麟 8000 系列芯片由二线晶圆厂（村蛇）生产，头部晶圆厂将率先受益 3D 堆叠需求，其二季度增速指引为全球第一；二线晶圆厂当前产品面积未达上限，3D 堆叠需求紧迫性较低。

先进封装核心环节

TSV（硅通孔）：分为信号传输 TSV 和导热 TSV 两类，是 3D 堆叠的核心连接技术，对应刻蚀设备、电镀铜材料、电镀液等细分领域将受益。

混合键合：手机端 3D 堆叠对 IO 密度要求远高于 HBM，传统热压合（TCB）、锡球键合无法满足需求，混合键合将从 HBM 小众场景渗透至手机海量市场，需求空间大幅打开。

散热领域

需求逻辑：3D 堆叠后热密度大幅提升，即使优化设计减少单晶体管发热，整体功耗仍会增长，华为 2025 年发布的 Mate 80 风驰版本已尝试取消摄像头、加装微型静音风扇实现主动散热，2026 年 Mate 90 功耗进一步提升后，主动散热将成为标配。

衍生需求：将推动静音风扇、高散热材料、电池技术等周边产业链创新。

5.

华为链投资特征

华为倾向于自主掌握核心技术环节，仅将装配、低附加值零部件等非核心环节外包，因此华为链上市公司普遍市值偏小、主题性较强。

投资优先级：晶圆厂 > 先进封装设备/材料 > 散热等周边环节，其中设备类公司此前已经过一轮估值抬升，需关注后续业绩落地弹性。



Q&A

Q:

华为提出的 tau 定律具体是什么，和传统的 RC 电路时间常数有什么区别？

A:

传统 RC 电路中的 tau 是时间常数，等于电阻值乘以电容值，用于表征电容充放电速度，tau 值越小电路反应速度越快，行业内普遍会在工艺迭代中尝试降低该值以提升计算速度。华为将 tau 定律的范畴进行了扩展，其定义的 tau 是复杂函数，不只包含器件、电路、芯片层面的时间常数，还覆盖模组、电路板、机架、超级节点、数据中心等各环节的时间常数，代表整个系统的响应速度快慢，核心指向系统性工程的优化思路。

Q:

华为为什么不沿英伟达、台积电的路线，往先进工艺、单颗芯片超高算力方向发展？

A:

该路线在国内受限于设备条件难以落地：国内芯片生产缺乏 EUV 光刻机，仅能使用 DUV 进行多重曝光，多重曝光会导致每一层工艺都存在良率损失，四重曝光后的良率仅为单层良率的 4 次方，若制造大尺寸单颗芯片，整体良率会处于较低水平，因此无法走先进制程迭代提升单颗芯片算力的路线。

Q:

华为针对云端 AI 大芯片的发展采用了什么路径，当前进展如何？

A:

华为采用 chiplet 路线，将大芯片拆分成多个小芯片后通过先进封装拼接，相比单颗大芯片，该路线虽然存在一定性能牺牲，但能够大幅提升良率、降低成本。当前华为先进封装的潜力尚未完全挖掘：第一，芯片尺寸还有提升空间，可通过优化多重曝光良率，逐步将现有 500 平方毫米的 3 颗 die 的方案向 800 平方毫米推进；第二，先进封装技术仍在迭代，过往华为采用的是 CoWoS-S 封装技术，2026 年这一代会升级到 CoWoS-L 封装，后续仍有持续优化空间。

Q:

中国发展国产算力的可行路径是什么，当前是否有相关实践？

A:

直接沿用海外开源 MOE 模型的路线行不通，这类模型依赖专家并行机制，对算力、卡间互联带宽要求极高，需要最先进的制程和封装技术支撑，不符合国内产业现状。可行的中国特色国产算力发展路径为：从软件层面改良模型，降低对硬件的要求，目前 DeepSeek-V3 已经进行了相关实践，其改良了 DP 和专家并行机制，大幅降低了硬件门槛，仅需要适配的算力和带宽即可达到平衡，不需要极致的先进制程和先进封装，以此实现国产模型、国产硬件和市场需求的正向循环，逐步推进产业升级。

Q:

当前华为手机芯片面临的瓶颈是什么？

A:

当前华为手机芯片面临两大核心瓶颈：一是制程微缩受限，国内没有 EUV 光刻机，DUV 工艺最多只能做到 5 纳米，麒麟 9030 已经是现有工艺下的最终版本，而苹果 2026 年将采用 1.8 纳米工艺，双方晶体管密度相差 1-2 倍，导致华为端侧 AI 算力不足，小艺等 AI 功能无法脱离云端运行；二是芯片面积无法再扩大，手机芯片最大面积约为 130 平方毫米，华为麒麟 9030 已经达到该上限，无进一步扩容空间，如果芯片性能不升级，产品竞争力将会下滑。

Q:

提升端侧芯片性能的可行路径有哪些？国内可选择的路径是什么？

A:

提升端侧芯片性能共有两种通用路径：第一种是晶体管微缩，通过缩小制程工艺，在相同芯片面积下容纳更多晶体管，提升性能；第二种是扩大芯片面积，在制程不变的情况下增加晶体管总数。由于国内缺少 EUV 光刻机，无法继续推进制程微缩，同时手机芯片面积已经达到上限，因此国内选择的是第三条路径：3D 堆叠，也就是纵向拓展，将原本平面排布的晶体管折叠为多层堆叠，在不增加平面面积、不升级制程的前提下提升晶体管总数，进而提升芯片性能。

Q:

华为 3D 堆叠芯片的技术进展和相关参数是怎样的？2026 年推出的手机芯片有哪些升级？

A:

华为的 3D 堆叠并非简单的芯片叠加，而是涉及专门的“逻辑折叠”设计，通过优化走线排布减少寄生电容等问题，保障堆叠后的芯片性能。2026 年华为将推出搭载 3D IC 封装

的新款手机芯片，预计命名为麒麟 9040：2025 年华为麒麟芯片的晶体管密度为 1.55 亿个每平方毫米，2026 年通过 3D 堆叠将提升至 2.38 亿个每平方毫米，密度提升超 50%，无需依赖制程微缩即可实现性能大幅升级。

Q:

3D 堆叠技术的商业化应用会给国内晶圆厂带来哪些影响？

A:

3D 堆叠技术的应用将给国内晶圆厂带来“晶圆通胀”的发展机会：以往芯片性能提升依靠制程微缩，晶圆厂的产能需求基本保持稳定，仅能获取制程升级的溢价；而 3D 堆叠需要生产多层芯片，相同数量的手机所需的晶圆产能将大幅提升，且不需要晶圆厂实现制程的跨越式突破，只要按照现有节奏迭代 DUV 工艺即可满足需求。此外，3D 堆叠带来的芯片性能升级将推动华为手机销量增长，进一步拉动晶圆代工厂的订单需求。

Q:

3D 堆叠技术当前会优先在哪些晶圆厂的产品线落地？不同晶圆厂的受益程度有何差异？

A:

当前 3D 堆叠技术会优先应用在旗舰芯片产品线，麒麟 9030 等旗舰芯片由村龙（龙一）代工，Mate 90 搭载的新款 3D 堆叠旗舰芯片也将由村龙承接，因此村龙的业绩弹性更大，且村龙 2026 年二季报指引增速为全球第一。而 nova 系列搭载的麒麟 8000 系列中低端芯片由村蛇代工，这类芯片面积仅为六七十平方毫米，尚未达到面积上限，仍可通过扩大平面面积提升性能，暂时没有 3D 堆叠的迫切需求。

Q:

3D IC 堆叠技术面临哪些核心挑战？

A:

3D IC 堆叠主要面临三方面核心挑战：第一是设计复杂度高，并非简单的芯片拼接，需要对逻辑设计、电路划分做复杂的规划；第二是散热难度大，堆叠层数增加会大幅提升热功耗密度，若堆叠四五层且不做针对性设计，热功耗密度会达到极高水平，必须在设计阶段重点考量散热方案；第三是互联工艺要求高，需要突破 TSV（硅通孔）和混合键合两类核心技术才能实现层间高效通讯。

Q:

3D IC 堆叠的核心技术有哪些？相关的投资机会有哪些？

A:

3D IC 堆叠的核心技术是 TSV（硅通孔）和混合键合，对应投资机会可重点关注三类方向：第一是 TSV 相关环节，TSV 分为信号 TSV 和导热 TSV 两类，实现该工艺需要 TSV 刻蚀设备、电镀铜材料、电镀液等，华为 2025 年发布的麒麟 9030 芯片已经应用了导热 TSV 设计，通过铜柱实现热量导出；第二是混合键合环节，当前 HBM 仍以热压合（TCB）、锡球焊接为主，混合键合用量较小，而手机端应用 3D 堆叠需要更高的 IO 密度，锡球工艺无法满足需求，必须采用混合键合，应用场景将从 HBM 拓展至规模更大的手机终端，市场空间会实现大幅提升；第三是产业链环节优先级，当前阶段最受益的是具

备先进制程能力的晶圆厂，设备类公司此前估值已有一轮上涨，且先进封装相关业务目前尚未起量，需要理性评估后续增长空间。

Q:

3D IC 的散热方案有哪些设计思路？

A:

3D IC 的散热主要有三类设计思路：第一是采用导热 TSV，即设计专门的 TSV 通道实现层间热量传导，华为麒麟 9030 已经采用该方案，通过芯片侧面的铜柱将下层热量导出到上层；第二是发热区域错位堆叠，由于芯片逻辑运算区域发热量更高，其他区域发热量较低，堆叠时可将不同芯片的高发热区域错开，避免热密度叠加；第三是在堆叠设计阶段就提前考量散热需求，避免层数增加后热功耗密度过高。

Q:

华为产业链相关的核心受益标的有哪些方向？

A:

核心受益标的主要分为三类：第一类是卧龙、凤雏晶圆厂；第二类是先进封装设备相关厂商；第三类是散热领域厂商，此外市值偏小的华为产业链公司也具备机会，相关公司主题性较强，行业催化新闻较多。

Q:

华为产业链未出现大市值公司的原因是什么？

A:

华为的业务布局策略是优先自研具备比较优势的核心环节，仅将装配等不具备比较优势的边缘环节外包给产业链其他公司，因此产业链配套公司的业务空间相对受限，整体市值偏小。

Q:

华为“韬”定律落地后，散热相关的需求会有怎样的变化？

A:

虽然“韬”定律优化后单个晶体管的散热会减少，但 3D IC 堆叠后晶体管数量大幅增加，整体散热需求会上升；华为已在 2025 年上市的 Mate 80 风驰版本中落地主动散热方案，取消一个摄像头位置替换为静音微型风扇，2026 年相关产品功耗预计比 2025 年更高，同工艺下晶体管数量提升 50%，功耗会随之增加，主动散热的应用会进一步普及，相关需求会持续提升。

Q:

华为“韬”定律的落地会带来哪些相关的产业创新方向？

A:

除了主动散热领域的静音风扇、高散热能力技术创新外，还会拉动电池续航技术变革，将单芯片性能瓶颈问题转化为系统级的创新需求，带动相关产业链的发展。